過去幾十年里，記憶體發(fā)展領域衍生出兩個不同的產(chǎn)品線：高速率和低功耗。每個產(chǎn)品線都有著各自特有的功能、應用和價格。然而，對采用可攜式電源供電并用以執(zhí)行復雜操作的高性能低功耗設備的需求正在不斷增加。這種需求背后的動力來自新一代醫(yī)療設備、手持設備、消費類電子產(chǎn)品、通信系統(tǒng)以及工業(yè)控制器，而這些設備正是受物聯(lián)網(wǎng)(IoT)所驅動。而由于電晶體容量增大，加上位單元不斷縮小，記憶體的面積更容易受工藝變化所造成的瑕疵影響，這種瑕疵就會降低處理器晶片的總產(chǎn)量。因此，要成為IoT設計的優(yōu)先選擇，則記憶體的發(fā)展必須能夠讓客戶不必在性能和功耗之間做取舍。
隨著制程的先進以及IC設計愈來愈復雜，記憶體(RAM、ROM、Embedded Flash、DRAM、Embedded DRAM)在IC產(chǎn)品中的比重已超過百分之五十，存在的缺陷類型(Fault type)愈來愈多、對產(chǎn)品良率的影響也愈來愈大?；诔杀疽约靶芸剂?，內建自我測試技術(BIST; Built-In Self Test)便因此產(chǎn)生。傳統(tǒng)的做法是針對單一嵌入式記憶體開發(fā)嵌入式測試電路，而現(xiàn)今大部分BIST自動化的EDA工具則局部進化為先人工做小群分塊，再針對小群嵌入測試電路以節(jié)省電路面積(如圖一)。
因此厚翼科技特別開發(fā)的整合性記憶體自我測試電路產(chǎn)生環(huán)境Brains，以解決傳統(tǒng)設計之不足(如圖二圖三)。
厚翼科技的記憶體測試整合性開發(fā)環(huán)境Brains具有快速導入、檢測率高、面積小、測試時間短的優(yōu)勢，Brains是從整體的晶片設計切入，利用硬體架構共享的觀念，可以大幅減少測試電路的門數(shù)(gate count)。Brains擁有自動化的Mem Located、Clock Tracing、Grouping 與Insertion，只要簡單步驟即可完成最復雜的BIST規(guī)劃(如圖四所示)。另外，Brains可以自動判讀記憶體并將其分群、同時支援數(shù)個時鐘源的記憶體應用、根據(jù)記憶體的特性選擇最適合且有效率的測試演算法，大大提高記憶體測試的良率。Brains的五級到七級的彈性化管線式架構滿足高速記憶體測試的需求。
此外，厚翼科技的記憶體修復解決方案HEART(HEART; High Efficient Accumulative Repair Technical)即是基于Brains的檢測結果，針對有缺陷的記憶體加以修復。透過修復技術，可確保晶片功能的正確性，避免因記憶體模組錯誤而導致的錯誤動作。
HEART采用累加式修復技術，整合了傳統(tǒng)軟式修復和硬式修復的優(yōu)點。透過內部儲存單元和外部儲存單元兩者搭配使用，當晶片因長時間使用而出現(xiàn)新錯誤時，HEART解決方案可針對新出現(xiàn)的錯誤點，再加以修復。其中，更可由使用者決定寫入外部儲存單元的時間點，以延長晶片的使用時間及提升可靠度。當晶片啟動時，從外部儲存單元讀取相關修復設定檔并加以修復。透過累加式的檢測，來確認晶片有無新錯誤發(fā)生。若有新錯誤發(fā)生，則會記錄該錯誤點，以便爾后可燒錄至外部儲存單元，藉此進行累加式修復，如圖五。
(1)一次性軟式修復：開機時間長，省下eFuse費用
(2)一次性硬式修復：需額外eFuse費用，但能配合更嚴謹?shù)臏y試條件 ，提
供修復率
(3)累加式軟式修復：延伸一次性硬式修復資訊，并于每次開機時又做動態(tài)
修復測試累加式硬式修復：針對錯誤記憶體進行備援記憶體的多次性有效配置，且將配置資訊儲存并重復性燒錄。
那么在物聯(lián)網(wǎng)應用中，要如何創(chuàng)造出『萬物聯(lián)網(wǎng)』的價值呢?首先就是要讓開發(fā)物聯(lián)網(wǎng)的硬體的價格能夠低廉到讓許多『創(chuàng)客(Maker)』可以接受，讓有興趣開發(fā)物聯(lián)網(wǎng)智慧服務的『創(chuàng)客』，可以輕易拿到相關的硬體設備。所以，如何降低物聯(lián)網(wǎng)相關晶片的價格，成為物聯(lián)網(wǎng)商務模式一個值得探討的課題。物聯(lián)網(wǎng)晶片的硬體架構都需要嵌入式快閃記憶體(EFlash; Embedded Flash)來儲存程式(Program)。所以EFlash的測試費用也會決定物聯(lián)網(wǎng)晶片的開發(fā)成本，在這微利時代且錙銖必較的物聯(lián)網(wǎng)開發(fā)平臺上，成本將是關鍵!
厚翼科技基于特有的記憶體測試專利開發(fā)出嵌入式快閃記憶體的測試解決方案(EFlash BIST)。EFlash BIST將傳統(tǒng)的BIST架構做了很大的變革，EFlash BIST充分利用硬體架構分享 (Hardware Sharing) 的設計來達到最佳化的面積和測試時間。EFlash BIST是一個客製化的IP，厚翼科技的研發(fā)團隊，針對客戶所用的EFlash與所需要的測試項目開發(fā)出專屬的EFlash BIST IP。此客制化的EFlash BIST IP將可以大幅度的縮短EFlash的測試時間。
傳統(tǒng)的EFlash測試方案可以直接使用自動化測試機臺(Automation Test Equipment; ATE)或是使用EFlash的供應商提供的BIST。采用ATE做EFlash的測試，由于測試時間過長，導致測試費用太高，相當不符合物聯(lián)網(wǎng)開發(fā)平臺對于費用的要求。然而，采用EFlash供應商提供的BIST方案，對于使用者而言，非常難以在短時間內將BIST電路與EFlash做整合(圖七)，導致整個物聯(lián)網(wǎng)晶片的開發(fā)時間過長。
基于以上兩點使用上的不便之處，厚翼科技將傳統(tǒng)的EFlash BIST的實現(xiàn)流程簡化如下(圖八)。
厚翼科技的EFlash BIST IP可根據(jù)客戶在測試項目上的需求提供各項測試方案如CP1、CP2、CP4、FT等測試項目。此外，厚翼科技的EFlash BIST IP僅需要非常少的測試針腳(Pin)，并且厚翼科技的EFlash BIST IP可以提供下列可程式化(Programmable)的功能包括Change ATE Setting、Algorithm、Program Time、Erase Time、Address Sequence、Data Background等。厚翼科技的EFlash BIST IP更可以提供診斷(Diagnosis)方案，包括Algorithm、Command、Address、Data等，讓物聯(lián)網(wǎng)晶片開發(fā)商作為晶片錯誤分析的依據(jù)。
物聯(lián)網(wǎng)的來臨，許多新興應用出現(xiàn)。如何讓創(chuàng)客可以輕易上手一個物聯(lián)網(wǎng)的開發(fā)平臺，是眾多物聯(lián)網(wǎng)硬體開發(fā)商的共同目標，除了功能性要足夠之外，價格是另外一項決定物聯(lián)網(wǎng)開發(fā)平臺是否會被廣泛使用的決定性因素。厚翼科技的EFlash BIST IP能大幅縮短EFlash的測試時間，保護客戶的測試樣本(Test Pattern)與縮短EFlash BIST的開發(fā)時間。因此厚翼科技的Brains、HEART與EFlash BIST IP絕對是物聯(lián)網(wǎng)時代最完整的記憶體測試解決方案。
a&s傳媒是全球知名展覽公司法蘭克福展覽集團旗下的專業(yè)媒體平臺，自1994年品牌成立以來，一直專注于安全&自動化產(chǎn)業(yè)前沿產(chǎn)品、技術及市場趨勢的專業(yè)媒體傳播和品牌服務。從安全管理到產(chǎn)業(yè)數(shù)字化，a&s傳媒擁有首屈一指的國際行業(yè)展覽會資源以及豐富的媒體經(jīng)驗，提供媒體、活動、展會等整合營銷服務。
粵公網(wǎng)安備 44030402000264號
