據(jù)相關(guān)媒體報(bào)道,本周,西部數(shù)據(jù)(Western Digital)針對(duì)其去年推出的RISC-V處理器計(jì)劃發(fā)布了三項(xiàng)重要公告,包括基于RISC-V指令集的自研通用架構(gòu)SweRV和開(kāi)源的SweRV指令集模擬器(ISS),以及基于以太網(wǎng)OmniXtend的緩存一致性技術(shù)。
據(jù)了解,西部數(shù)據(jù)的SweRV架構(gòu)是一個(gè)32bit順序執(zhí)行架構(gòu),具有雙向超標(biāo)量設(shè)計(jì)和9級(jí)流水線,采用28nm工藝技術(shù)實(shí)現(xiàn),運(yùn)行頻率高達(dá)1.8GHz,可提供4.9 CoreMark/MHz的模擬性能,略高于Arm的Cortex A15架構(gòu)。西部數(shù)據(jù)將從2019年第一季度開(kāi)始將其作為開(kāi)源產(chǎn)品提供給第三方,希望通過(guò)第三方的使用,推動(dòng)硬件和軟件開(kāi)發(fā)人員最終采用RISC-V指令集。
同時(shí)西部數(shù)據(jù)還推出了開(kāi)源的SweRV指令集模擬器(ISS)。該程序使軟件設(shè)計(jì)人員能夠在SweRV內(nèi)核上模擬其代碼的執(zhí)行,簡(jiǎn)化程序的開(kāi)發(fā),這對(duì)于推動(dòng)RISC-V的采用非常重要。
西部數(shù)據(jù)預(yù)計(jì)硬件和軟件將用于大數(shù)據(jù)和快速數(shù)據(jù)應(yīng)用的各種解決方案,包括閃存控制器和SSD。且從明年Q1開(kāi)始,西部數(shù)據(jù)將把SweRV架構(gòu)作為開(kāi)源產(chǎn)品提供給第三方,希望推動(dòng)硬件和軟件開(kāi)發(fā)人員最終采用RISC-V指令集。